数字电子技术课程设计论文题目有哪些类型

数字电子技术课程设计论文题目有哪些类型

要看你具体内容，也就是研究思路、方法。如果你是以调查研究为研究切入点，是F如果你是以基本点品牌理论、商标理论为研究基础解决发现的一些问题，是G

设计题目：数字钟的设计与仿真二．设计要求： （1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟； （2）显示采用六只LED数码管分别显示时分秒； （3）时间的小时、分可手动调整； （4）采用+5V电源供电。三．题目分析： 根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。1）振荡器又包括由集成电路555与RC组成的多谐振荡器，用石英晶体构成的振荡器和由逻辑门与RC组成的时钟源振荡器。三种方案如下图所示：方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。 门电路组成的多谐振荡器图集成电路555与RC组成的多谐振荡器电路：如果精度要求不高，则可以采用由集成电路定时器555与RC组成的多谐振荡器。如上图所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。石英晶体振荡电路:采用的32768晶体振荡电路，其频率为32768Hz，然后再经过15分频电路可得到标准的1Hz的脉冲输出R的阻值，对于TTL门电路通常在7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。综上所述，因为本电路对精度没有较高的要求，因此，我们选用由集成电路555与RC组成的多谐振荡器。2）校时器的方案有如下两种：方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图1所示为所设计的校时电路。图 1方案一校正电路图方案二：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。 图 2 方案二校正电路通过比较可知，方案一和方案二相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案一，既能实现防抖动功能，做出事物也更经济一些。四．总体方案： 本电路是以555定时器组成多谐振荡器作为频率发生器，多谐振荡器产生1000HZ的振荡波，经过分频器分频，分解成1HZ的脉冲波，随后经过秒计数器，秒计时器是60进制计数器，当计数器计数到60时产生进位脉冲，到分计数器。分计数器也是60进制计数器，当分计数器计数到60时，再次产生更高一级的进位脉冲，脉冲送到时计数器，实现了分向时的进位。当需要进行校时时，打开对应的开关，进行对应位置上的校时，此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下，秒的个位加法计数器开始记数，通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的CP与秒个位计数器的CP同步，秒个位计数器的Qcc使得秒十位的P和T端同时为1，从而秒十位开始计数，秒十位计数器工作1次，通过译码器和数码显示管，秒十位数字加1。当经过60个脉冲信号，秒部分完成一个周期，分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号，分钟部分完成一个周期，小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲，小时个位计数器工作一次，通过译码器和数码显示管，小时的个位数字加1。当小时个位部分完成一个周期，小时十位计数器的CP与小时个位计数器的CP同步， 小时个位计数器的Qcc使得小时十位的P和T端同时为1，从而小时十位开始计数，小时十位计数器工作1次，通过译码器和数码显示管，小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号，小时部分清零，从而完成了1次24小时计时。五．具体实现：(1) 数字时钟基本原理的逻辑框图如下图3所示： 由图3我们可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。(2)数字钟的原理图如附一图所示，其功能原理均与系统方框图的一致。六．各部分定性说明以及定量计算：振荡器秒发生电路---振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在此设计中，我采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下图4所示： 图4 振荡器电路图555定时器是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。 目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电压范围为5～16V，最大负载电流可达200mA；CMOS定时器电源电压范围为3～18V，最大负载电流在4mA以下。555的引脚图如下图5所示： 图5555的内部电路和功能如下图6所示：图6上面图6 是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5KΩ电阻的分压器而构成。它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。3脚：输出端Vo2脚： 低触发端6脚：TH高触发端4脚： 是直接清零端。当 端接低电平，则时基电路不工作，此时不论 、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只01μF电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为 的情况下，其功能如下表： 555定时器的功能表清零端 高触发端TH 低触发端 Qn+1 放电管T 功能0 0 导通 直接清零1 0 导通 置01 1 截止 置11 Qn 不变 保持 接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束，所需的时间为 ： 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到2/3VCC所需的时为：当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 ： 本设计中，由电路图可知R1、R2和C的值，然后再根据f的公式可以算出：其输出的频率为f=1KH分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。其电路图如下图7所示:图7 分频器电路图74LS90的引脚图及其功能图如下图所示： 74LS90引脚图74LS90 功能表 计数器本设计所采用的是十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制的计数器。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位），秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。74LS160功能表和真值表如下表1和表2所示： 表1 输入 输出(CR) ̅ (LD) ̅ CTT CTP CP D0 D1 D2 D3 Q0 Q1 Q2 Q30 × × × × × × × × 0 0 0 01 0 × × ↑ D0 D1 D2 D3 D0 D1 D2 D31 1 1 1 ↑ × × × × 计数1 1 0 × × × × × × 触发器保持，CO=01 1 × 0 × × × × × 保持表274LS160的真值表CLK Q Q Q Q 0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 0 0 0 074LS160的引脚介绍如下表3所示：表374LS160逻辑符号 各引脚顿的名称 D D D D 置数端 Q Q Q Q 输出端 EP ET 工作状态控制端 LD 预置数控制端 RD 异步置零（复位）端 CO 进位输出端 CLK 信号输入端计数部分：利用74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。显示部分： 将六片74LS160的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。秒信号经过计数器之后分别得到显示电路，以便实现用数字显示时、分、秒的要求，计时电路共分三部分：计秒、计分和计时。其中，计秒和计分都是60进制，而计时为24进制，可以采用十进制计数器74LS160实现24进制、60进制计数器。（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用2片74LS160和一片74LS00组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。 秒部分具体设计如图8所示： 图8 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器，当计数到59时清零并重新开始计数。如图所示个位1脚接高电平，7脚、9脚及10脚接1，当7脚和10脚同时为1时计数器处于计数工作状态。个位11脚和秒的十位的2脚相接，十位的9脚、10脚、7脚分别和个位的1脚相接。个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，从而实现10进制计数和进位功能，秒的十位在计数至0110时由与非门反馈清零实现6进制。分钟部分设计与秒完全相同。（2）二十四进制计数器：选用2片74LS160和一片74LS00组成24进制计数器，采用反馈归零的方法来实现24进制计数。当十位为0010且个位为0100时使两芯片异步清零。小时部分具体设计如图9所示： 图译码器、显示器译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO，当LT=0时，74LS48出去全1。本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。本实验采用实验箱中的74LS48译码器和共阴极显示器组成的显示系统。校时电路数字种启动后，每当数字钟显示与实际时间不符进，需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :1）在小时校正时不影响分和秒的正常计数 。2）在分校正时不影响秒和小时的正常计数 。如图10所示，当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。 校时电路图 图10校时开关的功能表如下： 校时开关的功能表S1 S2 功能1 1 计数0 1 校分1 0 校时整点报时电路 整点报时，只报时不报分。从59分50秒起，每隔2s发出一次信号，连续五次，最后一次结束时即达到正点。其原理图如下所示： 图11电路图如下图12所示：图12综合以上多个电路，将其连接起来，就组成了一个具有时、分、秒计时功能，能够手动校时、校分，并且整点报时的数字电子钟。七．实验仿真：在电子电路计算机仿真软件Multisim中进行调试和仿真数字电子钟，得到的仿真电路图如附二图所示。由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。再加上由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，从而得到正确的时间的。八．元器件清单（1）74LS160（ 6片） （2）74LS00（15片）（3）数码显示器（6片） （4）74LS90（3片）（5）74LS30（1片） （6）74LS04（1片）（7）74LS02（1片） （8）555计时器（1片）（9）可变电容（1个） （10）电容（2片）（11）蜂鸣器（1个） （12）电阻（2个）（13）数字电路实验箱 （14）+5V电源若干（15）导线，开关若干。九．设计心得体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了渴望和用心。记得在精工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。 所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在网络上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现误差，不过在杨老师的答疑课上，这些问题还是基本解决了。最后，我要衷心的感谢杨老师给了我一次实践的机会和平时在学习上的莫大帮助，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。作为工科类的学生，以后工作了难免要碰到许许多多的问题，不要绝望，坚持，直到看到胜利的曙光。十．参考文献李中发主编 电子技术 北京：中国水利水电出版社 毛期俭主编 数字电路与逻辑设计实验及应用 北京: 人民邮电出版社 吕思忠，施齐云主编 数字电路实验与课程设计 哈尔滨:哈尔滨工程大学出版社 阎石主编．数字电子技术基础（第四版） 北京：高等教育出版社 黄智伟主编 电子电路计算机仿真设计与分析 北京：电子工业出版社 程勇主编 Multisim10电路仿真实例讲解 北京： 人名出版社 彭介华主编 电子技术课程设计指导 北京：高等教育出版社 卢结成、高世忻等编 电子电路实验及应用课题设计 合肥：中国科学技术大学出版社 梁宗善主编 电子技术基础课程设计 武汉：华中理工大学出版社 欧阳星明主编 数字系统逻辑设计 北京：电子工业出版社 李中发主编 电子技术基础课程设计 武汉：华中理工大学出版社

据学术堂了解，毕业论文是学术论文的一种形式，为了进一步探讨和掌握毕业论文的写作规律和特点，需要对毕业论文进行分类由于毕业论文本身的内容和性质不同，研究领域、对象、方法、表现方式不同，因此，毕业论文就有不同的分类方法　　按内容性质和研究方法的不同，可以把毕业论文分为理论性论文、实验性论文、描述性论文和设计性论文后三种论文主要是理工科大学生可以选择的论文形式，这里不作介绍文科大学生一般写的是理论性论文理论性论文具体又可分成两种:一种是以纯粹的抽象理论为研究对象，研究方法是严密的理论推导和数学运算，有的也涉及实验与观测，用以验证论点的正确性另一种是以对客观事物和现象的调查、考察所得观测资料以及有关文献资料数据为研究对象，研究方法是对有关资料进行分析、综合、概括、抽象，通过归纳、演绎、类比，提出某种新的理论和新的见解　　按议论的性质不同，可以把毕业论文分为立论文和驳论文立论性的毕业论文是指从正面阐述论证自己的观点和主张一篇论文侧重于以立论为主，就属于立论性论文立论文要求论点鲜明，论据充分，论证严密，以理和事实服人驳论性毕业论文是指通过反驳别人的论点来树立自己的论点和主张如果毕业论文侧重于以驳论为主，批驳某些错误的观点、见解、理论，就属于驳论性毕业论文驳论文除按立论文对论点、论据、论证的要求以外，还要求针锋相对，据理力争　　按研究问题的大小不同，可以把毕业论文分为宏观论文和微观论文凡届国家全局性、带有普遍性并对局部工作有一定指导意义的论文，称为宏观论文它研究的面比较宽广，具有较大范围的影响反之，研究局部性、具体问题的论文，是微观论文它对具体工作有指导意义，影响的面窄一些　　另外还有一种综合型的分类方法，即把毕业论文分为专题型、论辩型、综述型和综合型四大类:　　1、专题型论文这是分析前人研究成果的基础上，以直接论述的形式发表见解，从正面提出某学科中某一学术问题的一种论文如本书第十二章例文中的《浅析领导者突出工作重点的方法与艺术》一文，从正面论述了突出重点的工作方法的意义、方法和原则，它表明了作者对突出工作重点方法的肯定和理解　　2、论辩型论文这是针对他人在某学科中某一学术问题的见解，凭借充分的论据，着重揭露其不足或错误之处，通过论辩形式来发表见解的一种论文如《家庭联产承包责任制改变了农村集体所有制性质吗?》一文，是针对"家庭联产承包责任制改变了农村集体所有制性质"的观点，进行了有理有据的驳斥和分析，以论辩的形式阐发了"家庭联产承包责任制并没有改变农村集体所有制"的观点另外，针对几种不同意见或社会普遍流行的错误看法，以正面理由加以辩驳的论文，也属于论辩型论文　　3、综述型论文这是在归纳、总结前人或今人对某学科中某一学术问题已有研究成果的基础上，加以介绍或评论，从而发表自己见解的一种论文　　4、综合型论文这是一种将综述型和论辩型两种形式有机结合起来写成的一种论文如《关于中国民族关系史上的几个问题》一文既介绍了研究民族关系史的现状，又提出了几个值得研究的问题因此，它是一篇综合型的论文

亲，多少字啊，好的。

数字电子技术课程设计论文题目有哪些类型怎么选

说实话， 好多学校可以直接拿javaweb技术做一些管理系统， 就能过毕设， 甚至php啊之类的做个网站也都符合要求。比如课程管理系统， 学籍管理系统， 如果有要求的话可以拿SSH框架实现一些比较复杂的业务比如电商系统，网上订餐系统， 外卖系统， 这些能用于实际业务的几乎是个人能做的最复杂的业务了， 如果自己喜欢技术的话， 可以尝试做一下可以 look at my name， 可以找到很多项目的源码， 可以自己选一下， 希望能够采纳

四、交通信号灯的自动控制：1、任务要求（1）通常情况下，大道绿灯亮，小道红灯亮。（2）若小道来车，大道经6秒由绿灯变为黄灯；再 经过4秒，大道由黄灯变为红灯，同时，小道 由红灯变为绿灯。（3）小道变绿灯后，若大道来车不到3辆，则经过 25秒钟后自动由红灯变为黄灯，再经过4秒变 为红灯，同时，大道由红灯变为绿灯。

计算机应用专业毕业论文题目1、局域网的组建方法2、图书管理系统的设计3、计算机网络安全及防火墙技术4、校园网站设计4、数据库语言编写学生学籍管理5、个人电脑安全意识如何提高6、浅析计算机病毒及防范的措施7、浅谈计算机网络安全漏洞及防范措施8、二十一世纪的计算机硬件技术9、计算机最新技术发展趋势10、计算机病毒的研究与防治11、论述磁盘工作原理以及相关调度算法12、高校计算机机房管理的维护和探索13、C语言教学系统设计14、浅谈子网掩码与子网划分15、微机黑屏故障与防治研究16、虚拟局域网的组建与应用17、学校图书管理系统的设计18、计算机网络安全管理19、浅谈搜索软件对网络安全的影响20、浅谈办公自动化网络安全21、防火墙技术的研究22、计算机科学与技术学习网站23、单片机的应用24、磁盘阵列的安装、设置、技巧25、多媒体课件或网络课件制作26、嵌入式Internet互联网技术的应用及研究27、Web服务应用研究与设计28、数字逻辑课程多媒体课件设计与实现29、因特网的出现及发展对教育技术的影响30、C++课程设计报告31、局域网的安全攻防测试与分析32、无线局域网的组建与应用33、windows 2003 server操作系统探讨34、网页的设计与应用35、office各组件的相互数据交换36、多媒体课件与传统教学方法比较分析37、linux操作系统的安装调试38、个人网站的设计与实现39、计算机网络故障的一般识别与解决方法40、计算机辅助设计现状及展望41、浅谈auto cad绘制二维图形的方法及技巧42、音频功率放大器43、安全网络环境构建（网络安全）44、图书馆信息管理系统的设计与实现45、数据库应用46、当前企业信息系统安全的现状及前景分析47、企业信息化与数据环境的重建48、基于VFP的小型超市管理系统49、网站建设中故障分类和排除方法50、计算机工具软件使用实战技巧51、组建小型局域网络52、电子小产品设计与制作53、80C51单片机控制LED点阵显示屏设计54、单片微型计算机与接口技术55、嵌入式系统56、linux注：你们可以在这些给定的里面选择也可以自己选其他的。（这个就是给你们参考参考。）你们选好题目后就把所选题目发给我(5月20号之前)。

这个得看自己的爱好~还有就是自己擅长哪个方向~

数字电子技术课程设计论文题目有哪些要求

设计题目：数字钟的设计与仿真二．设计要求： （1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟； （2）显示采用六只LED数码管分别显示时分秒； （3）时间的小时、分可手动调整； （4）采用+5V电源供电。三．题目分析： 根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。1）振荡器又包括由集成电路555与RC组成的多谐振荡器，用石英晶体构成的振荡器和由逻辑门与RC组成的时钟源振荡器。三种方案如下图所示：方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。 门电路组成的多谐振荡器图集成电路555与RC组成的多谐振荡器电路：如果精度要求不高，则可以采用由集成电路定时器555与RC组成的多谐振荡器。如上图所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。石英晶体振荡电路:采用的32768晶体振荡电路，其频率为32768Hz，然后再经过15分频电路可得到标准的1Hz的脉冲输出R的阻值，对于TTL门电路通常在7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。综上所述，因为本电路对精度没有较高的要求，因此，我们选用由集成电路555与RC组成的多谐振荡器。2）校时器的方案有如下两种：方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图1所示为所设计的校时电路。图 1方案一校正电路图方案二：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。 图 2 方案二校正电路通过比较可知，方案一和方案二相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案一，既能实现防抖动功能，做出事物也更经济一些。四．总体方案： 本电路是以555定时器组成多谐振荡器作为频率发生器，多谐振荡器产生1000HZ的振荡波，经过分频器分频，分解成1HZ的脉冲波，随后经过秒计数器，秒计时器是60进制计数器，当计数器计数到60时产生进位脉冲，到分计数器。分计数器也是60进制计数器，当分计数器计数到60时，再次产生更高一级的进位脉冲，脉冲送到时计数器，实现了分向时的进位。当需要进行校时时，打开对应的开关，进行对应位置上的校时，此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下，秒的个位加法计数器开始记数，通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的CP与秒个位计数器的CP同步，秒个位计数器的Qcc使得秒十位的P和T端同时为1，从而秒十位开始计数，秒十位计数器工作1次，通过译码器和数码显示管，秒十位数字加1。当经过60个脉冲信号，秒部分完成一个周期，分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号，分钟部分完成一个周期，小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲，小时个位计数器工作一次，通过译码器和数码显示管，小时的个位数字加1。当小时个位部分完成一个周期，小时十位计数器的CP与小时个位计数器的CP同步， 小时个位计数器的Qcc使得小时十位的P和T端同时为1，从而小时十位开始计数，小时十位计数器工作1次，通过译码器和数码显示管，小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号，小时部分清零，从而完成了1次24小时计时。五．具体实现：(1) 数字时钟基本原理的逻辑框图如下图3所示： 由图3我们可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。(2)数字钟的原理图如附一图所示，其功能原理均与系统方框图的一致。六．各部分定性说明以及定量计算：振荡器秒发生电路---振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在此设计中，我采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下图4所示： 图4 振荡器电路图555定时器是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。 目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电压范围为5～16V，最大负载电流可达200mA；CMOS定时器电源电压范围为3～18V，最大负载电流在4mA以下。555的引脚图如下图5所示： 图5555的内部电路和功能如下图6所示：图6上面图6 是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5KΩ电阻的分压器而构成。它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。3脚：输出端Vo2脚： 低触发端6脚：TH高触发端4脚： 是直接清零端。当 端接低电平，则时基电路不工作，此时不论 、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只01μF电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为 的情况下，其功能如下表： 555定时器的功能表清零端 高触发端TH 低触发端 Qn+1 放电管T 功能0 0 导通 直接清零1 0 导通 置01 1 截止 置11 Qn 不变 保持 接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束，所需的时间为 ： 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到2/3VCC所需的时为：当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 ： 本设计中，由电路图可知R1、R2和C的值，然后再根据f的公式可以算出：其输出的频率为f=1KH分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。其电路图如下图7所示:图7 分频器电路图74LS90的引脚图及其功能图如下图所示： 74LS90引脚图74LS90 功能表 计数器本设计所采用的是十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制的计数器。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位），秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。74LS160功能表和真值表如下表1和表2所示： 表1 输入 输出(CR) ̅ (LD) ̅ CTT CTP CP D0 D1 D2 D3 Q0 Q1 Q2 Q30 × × × × × × × × 0 0 0 01 0 × × ↑ D0 D1 D2 D3 D0 D1 D2 D31 1 1 1 ↑ × × × × 计数1 1 0 × × × × × × 触发器保持，CO=01 1 × 0 × × × × × 保持表274LS160的真值表CLK Q Q Q Q 0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 0 0 0 074LS160的引脚介绍如下表3所示：表374LS160逻辑符号 各引脚顿的名称 D D D D 置数端 Q Q Q Q 输出端 EP ET 工作状态控制端 LD 预置数控制端 RD 异步置零（复位）端 CO 进位输出端 CLK 信号输入端计数部分：利用74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。显示部分： 将六片74LS160的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。秒信号经过计数器之后分别得到显示电路，以便实现用数字显示时、分、秒的要求，计时电路共分三部分：计秒、计分和计时。其中，计秒和计分都是60进制，而计时为24进制，可以采用十进制计数器74LS160实现24进制、60进制计数器。（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用2片74LS160和一片74LS00组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。 秒部分具体设计如图8所示： 图8 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器，当计数到59时清零并重新开始计数。如图所示个位1脚接高电平，7脚、9脚及10脚接1，当7脚和10脚同时为1时计数器处于计数工作状态。个位11脚和秒的十位的2脚相接，十位的9脚、10脚、7脚分别和个位的1脚相接。个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，从而实现10进制计数和进位功能，秒的十位在计数至0110时由与非门反馈清零实现6进制。分钟部分设计与秒完全相同。（2）二十四进制计数器：选用2片74LS160和一片74LS00组成24进制计数器，采用反馈归零的方法来实现24进制计数。当十位为0010且个位为0100时使两芯片异步清零。小时部分具体设计如图9所示： 图译码器、显示器译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO，当LT=0时，74LS48出去全1。本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。本实验采用实验箱中的74LS48译码器和共阴极显示器组成的显示系统。校时电路数字种启动后，每当数字钟显示与实际时间不符进，需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :1）在小时校正时不影响分和秒的正常计数 。2）在分校正时不影响秒和小时的正常计数 。如图10所示，当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。 校时电路图 图10校时开关的功能表如下： 校时开关的功能表S1 S2 功能1 1 计数0 1 校分1 0 校时整点报时电路 整点报时，只报时不报分。从59分50秒起，每隔2s发出一次信号，连续五次，最后一次结束时即达到正点。其原理图如下所示： 图11电路图如下图12所示：图12综合以上多个电路，将其连接起来，就组成了一个具有时、分、秒计时功能，能够手动校时、校分，并且整点报时的数字电子钟。七．实验仿真：在电子电路计算机仿真软件Multisim中进行调试和仿真数字电子钟，得到的仿真电路图如附二图所示。由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。再加上由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，从而得到正确的时间的。八．元器件清单（1）74LS160（ 6片） （2）74LS00（15片）（3）数码显示器（6片） （4）74LS90（3片）（5）74LS30（1片） （6）74LS04（1片）（7）74LS02（1片） （8）555计时器（1片）（9）可变电容（1个） （10）电容（2片）（11）蜂鸣器（1个） （12）电阻（2个）（13）数字电路实验箱 （14）+5V电源若干（15）导线，开关若干。九．设计心得体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了渴望和用心。记得在精工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。 所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在网络上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现误差，不过在杨老师的答疑课上，这些问题还是基本解决了。最后，我要衷心的感谢杨老师给了我一次实践的机会和平时在学习上的莫大帮助，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。作为工科类的学生，以后工作了难免要碰到许许多多的问题，不要绝望，坚持，直到看到胜利的曙光。十．参考文献李中发主编 电子技术 北京：中国水利水电出版社 毛期俭主编 数字电路与逻辑设计实验及应用 北京: 人民邮电出版社 吕思忠，施齐云主编 数字电路实验与课程设计 哈尔滨:哈尔滨工程大学出版社 阎石主编．数字电子技术基础（第四版） 北京：高等教育出版社 黄智伟主编 电子电路计算机仿真设计与分析 北京：电子工业出版社 程勇主编 Multisim10电路仿真实例讲解 北京： 人名出版社 彭介华主编 电子技术课程设计指导 北京：高等教育出版社 卢结成、高世忻等编 电子电路实验及应用课题设计 合肥：中国科学技术大学出版社 梁宗善主编 电子技术基础课程设计 武汉：华中理工大学出版社 欧阳星明主编 数字系统逻辑设计 北京：电子工业出版社 李中发主编 电子技术基础课程设计 武汉：华中理工大学出版社

回答 做短视频创作很难绕开的一个问题，如何选题？选题的方向，选题的内容，选题的素材。接下来美工铺子通过选题的方向，选题的原则，选题的维度，以及选题时要注意避免的一些问题，聊聊短视频如何进行选题。一、短视频选题方面做短视频创作选题方面大概分类14种类。选题的方面就是在做赛道的选择，不同的赛道有着不同的天花板（粉丝量、变现值）和不同的运营机制在这些短视频类别的赛道中，剧情、娱乐、影视、生活、商业类占据了大部分的内容领域，也比较容出现一些头部资源大号，这些类别解决了大部分人群的八小时工作中遇到的问题，和八小时生活中的消遣问题。在整个互联网短视频中有两个比较特殊的领域，财经和健康领域，这两个领域的创作者，平台都会要求有相关领域的资质才能进行内容创作，比如财经领域要求有证券从业资格证等，健康领域要求是三甲医院以上的医生资质。在所有类别中还有一个共性，就是可以将内容知识化，用知识价值的传递来内容的输出和传播，即内容即是价值，内容即是产品。二、短视频选题原则1、 要贴地。选题内容要坚持用户导向，以用户粉丝需求为前提，不能脱离用户粉丝，想要有好的播放量，就应该首先考虑到用户粉丝的喜好和痛点需求，往往越是贴近用户粉丝的内容越是能够得到他们的认可，触发视频的完播率。2、 有价值。选题内容要输出有价值，内容有干货为目标，输出的内容对用户粉丝有价值，满足用户粉丝的需求，解决用户粉丝的痛点，才能使用户粉丝有传播的欲望，触发点赞、评论、转发等用户行为，从而达到内容的裂变传播。吴北狱中三年不近女身，新婚一月后美女总裁扶墙干呕，丈母娘炸了广告乘以贰网络查看详情3、 要匹配。选题内容要和我们的定位有关联有匹配，有垂直度，以提升我们在专业领域的影响力，更高的塑造IP，这样才能吸引到精准的用户粉丝，同样提高用户粉丝的持续跟随和黏性。三、短视频选题维度1、 频率。选题的内容，在用户粉丝的需求和痛点上是不是存在高频发生率，换而言之就是目标用户粉丝群体的大众话题，只有用户粉丝的高频关注点，才能引发更多播放量。2、 难易。创作者还应该考虑选题后的制作难易程度，自己或团队的创作能力是否能够支撑起来选题背后内容生产和内容运营，选题、内容、形式都是要考虑的因素，用户粉丝现在对内容的质量要求越来越高。3、 差异。不论是哪一种类别的选题或者哪一种话题，在短视频领域都有着不少的竞品账号，可以说 3、 标题描述要合理。标题字数要适中，有些平台超过一定字数后，标题就会被自动折叠隐藏起来。格式要标准，数字用阿拉伯数字，尽量用中文表述，避免生僻字和网络词汇，方便机器算法获取识别。句式要合理，很多短视频平台，一般会要求标题为三段式结构，表述清晰，避免出现夸大性词组。 提问 我是做短视频的论文不是短视频的创作，是研究短视频 更多1条 

1、论文题目：要求准确、简练、醒目、新颖。　　2、目录：目录是论文中主要段落的简表。（短篇论文不必列目录）　　3、提要：是文章主要内容的摘录，要求短、精、完整。字数少可几十字，多不超过三百字为宜。　　4、关键词或主题词：关键词是从论文的题名、提要和正文中选取出来的，是对表述论文的中心内容有实质意义的词汇。关键词是用作机系统标引论文内容特征的词语，便于信息系统汇集，以供读者检索。每篇论文一般选取3-8个词汇作为关键词，另起一行，排在“提要”的左下方。　　主题词是经过规范化的词，在确定主题词时，要对论文进行主题，依照标引和组配规则转换成主题词表中的规范词语。　　5、论文正文：　　（1）引言：引言又称前言、序言和导言，用在论文的开头。引言一般要概括地写出作者意图，说明选题的目的和意义，并指出论文写作的范围。引言要短小精悍、紧扣主题。　　〈2）论文正文：正文是论文的主体，正文应包括论点、论据、论证过程和结论。主体部分包括以下内容：　　提出-论点；　　分析问题-论据和论证；　　解决问题-论证与步骤；　　结论。　　6、一篇论文的参考文献是将论文在和写作中可参考或引证的主要文献资料，列于论文的末尾。参考文献应另起一页，标注方式按《GB7714-87文后参考文献著录规则》进行。　　中文：标题--作者--出版物信息（版地、版者、版期）：作者--标题--出版物信息所列参考文献的要求是：　　（1）所列参考文献应是正式出版物，以便读者考证。　　（2）所列举的参考文献要标明序号、著作或文章的标题、作者、出版物信息。

语法结构宜合理。题名不能用主语、谓语、宾语齐全的完整句式，也不能使用动宾结构或主谓结构，而应采用以名词性词组为中心的偏正结构。 题名字数应适当。题名应当是科技论文主题的高度浓缩，字数一般不应超过20个汉字。 词语的选择要便于检索。题名选用的词语应当有助于关键词的选定和题录、索引等二次文献的编制，能够为文献的检索提供特定实用信息。 术语不宜过于生僻。科技论文的题名应避免使用数学公式、化学结构式、上角标和下角标，且不应出现非公知或公用的缩写词、字符、代码及专业术语等。

数字电子技术课程设计论文题目有哪些及答案

你好，我有模电童诗白第四版，还有阎石的数字电子技术基本教程，和邱关源的电路教材和教材答案，一起百度网盘分享给你链接：提取码：8c6q

数字中电子技术课程设计报告数字电子技术课程设计报告题 目: 数字钟的设计与制作 学 年学 期: 专 业 班 级:学 号: 姓 名: 指导教师及职称:讲师时 间: 地点：设计目的熟悉集成电路的引脚安排掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法了解数字钟的组成及工作原理熟悉数字钟的设计与制作设计要求设计指标时间以24小时为一个周期;显示时，分，秒;有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间;计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号设计要求画出电路原理图(或仿真电路图);元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出制作要求 自行装配和调试，并能发现问题和解决问题编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会设计原理及其框图数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟图 3-1所示为数字钟的一般构成框图图3-1 数字钟的组成框图⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数分频器实际上也就是计数器⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器⑷译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流⑸数码管 数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管，本设计提供的为LED数码管数字钟的工作原理1)晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体，电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波输出反馈电 阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器电容C1，C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确晶体XTAL的频率选为32768HZ该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数从有关手册中，可查得C1，C2均为30pF当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ较高的反馈电阻有利于提高振荡频率的稳定性非门电路可选74HC图3-2 COMS晶体振荡器2)分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215)，即实现该分频功能的计数器相当于15极2进制计数器常用的2进制计数器有74HC393等本实验中采用CD4060来构成分频电路CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能图3-3 CD4046内部框图3)时间计数单元时间计数单元有时计数，分计数和秒计数等几个部分时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器，其输出也为8421BCD码一般采用10进制计数器74HC390来实现时间计数单元的计数功能为减少器件使用数量，可选74HC390，其内部逻辑框图如图 3所示该器件为双2—5-10异步计数器，并且每一计数器均提供一个异步清零端(高电平有效)图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可CPA(下降没效)与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连秒十位计数单元为6进制计数器，需要进制转换将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连图3-5 10进制——6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换利用1片74HC390实现12进制计数功能的电路如图3-6所示另外，图3-6所示电路中，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用图3-6 12进制计数器电路4)译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路5)校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正通常，校正时间的方法是:首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中图3-7所示即为带有基本RS触发器的校时电路，图3-7 带有消抖动电路的校正电路6)整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号报时电路选74HC30，选蜂鸣器为电声器件元器件实验中所需的器材5V电源面包板1块示波器万用表镊子1把剪刀1把网络线2米/人共阴八段数码管6个CD4511集成块6块CD4060集成块1块74HC390集成块3块74HC51集成块1块74HC00集成块5块74HC30集成块1块10MΩ电阻5个500Ω电阻14个30p电容2个768k时钟晶体1个蜂鸣器芯片内部结构图及引脚图图4-1 7400 四2输入与非门 图4-2 CD4511BCD七段译码/驱动器图4-3 CD4060BD 图4-4 74HC390D 图4-5 74HC51D 图4-6 74HC面包板内部结构图面包板右边一列上五组竖的相通，下五组竖的相通，面包板的左边上下分四组，每组中X，Y列(0-15相通，16-40相通，41-55相通，ABCDE相通，FGHIJ相通，E和F之间不相通个功能块电路图一个CD4511和一个LED数码管连接成一个CD4511驱动电路，数码管可从0---9显示，以次来检查数码管的好坏，见附图5-图5-1 4511驱动电路利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示，见附图5-图5-2 74390十进制计数器利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00和一个晶振连接成一个六进制计数器，数码管从0—6显示，见附图5-图5-3 74390六进制计数器利用一个六进制电路和一个十进制连接成一个六十进制电路，电路可从0—59显示，见附图5-图5-4 六十进制电路利用两个六十进制的电路合成一个双六十进制电路，两个六十进制之间有进位，见附图5-图5-5 双六十进制电路利用CD4060，电阻及晶振连接成一个分频——晶振电路，见附图5-图5-6 分频—晶振电路利用74HC51D和74HC00及电阻连接成一个校时电路，见附图5-图5-7 校时电路利用74HC30和蜂鸣器连接成整点报时电路见附图5-图5-8 整点报时电路利用两个六十进制和一个十二进制连接成一个时，分，秒都会进位的电路总图，见附图5-图5-9 时，分，秒的进位连接图总接线元件布局简图，见附图6-1芯片连接图见附图7-1八，总结设计过程中遇到的问题及其解决方法在检测面包板状况的过程中，出现本该相通的地方却未通的状况，后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于接触不良的问题，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失用5V电源对数码管进行检测，一端接地，另一端接触每一段二极管，发现二极管能正常显示的，再用万用表欧姆档检测每一根线是否接触良好，在检测过程中发现有几根线有时能接通，有时不能接通，把接触不好的线重新接过后发现能正常显示了其次是由于芯片接触不良的问题，用万用表欧姆档检测有几个引脚本该相通的地方却未通，而检测的导线状况良好，其解决方法为把CD4511的芯片拔出，根据面包板孔的的状况重新调整其引脚，使其正对于孔，再用力均匀地将芯片插入面包板中，此后发现能正常显示，本次实验中还发现一块坏的LED数码管和两块坏的CD4511，经更换后均能正常显示在连接晶振的过程中，晶振无法起振在排除线与芯片的接触不良问题后重新对照电路图，发现是由于12脚未接地所至在连接六进制的过程中，发现电路只能4，5的跳动，后经发现是由于接到与非门的引脚接错一根所至，经纠正后能正常显示在连接校正电路的过程中，出现时和分都能正常校正时，但秒却受到影响，特别时一较分钟的时候秒乱跳，而不校时的时候，秒从40跳到59，然后又跳回40，分和秒之间无进位，电路在时，分，秒进位过程中能正常显示，故可排除芯片和连线的接触不良的问题经检查，校正电路的连线没有错误，后用万用表的直流电压档带电检测秒十位的QA，QB，QC和QD脚，发现QA脚时有电压时而无电压，再检测秒到分和分到时的进位端，发现是由于秒到分的进位未拔掉所至在制作报时电路的过程中，发现蜂鸣器在57分59秒的时候就开始报时，后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接，以至接线都错位，重新接线后能正常报时连接分频电路时，把时个位的QD和时十位的1脚断开，然后时十位的1脚接到晶振的3脚，时十位的3脚接到秒个位的1脚，所连接的电路图无法正常工作，时十位从0-9的跳，时个位只能显示一个0，在这个电路中3脚的分频用到两次，故无法正常显示，因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可，因此把时十位的CD4511的12，6脚接地，7脚改为接74HC390的5脚，74HC390的3，4脚断开，然后4脚接9脚即可，其中空出的74HC390的3脚就可用于2Hz的分频，分频后变为1Hz，整个电路也到此为正常的数字钟计数设计体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法在连接六进制，十进制，六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚，因此在实际的电路连接中往往容易遗漏又例如74HC390芯片，其本身就是一个十进制计数器，在仿真电路中必须连接反馈线才能正常显示，而在实际电路中无需再连接，因此仿真图和电路连接图还是有一定区别的在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的对该设计的建议此次的数字钟设计重在于仿真和接线，虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉总的来说，通过这次的设计实验更进一步地增强了实验的动手能力

四、交通信号灯的自动控制：1、任务要求（1）通常情况下，大道绿灯亮，小道红灯亮。（2）若小道来车，大道经6秒由绿灯变为黄灯；再 经过4秒，大道由黄灯变为红灯，同时，小道 由红灯变为绿灯。（3）小道变绿灯后，若大道来车不到3辆，则经过 25秒钟后自动由红灯变为黄灯，再经过4秒变 为红灯，同时，大道由红灯变为绿灯。

设计题目：数字钟的设计与仿真二．设计要求： （1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟； （2）显示采用六只LED数码管分别显示时分秒； （3）时间的小时、分可手动调整； （4）采用+5V电源供电。三．题目分析： 根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。1）振荡器又包括由集成电路555与RC组成的多谐振荡器，用石英晶体构成的振荡器和由逻辑门与RC组成的时钟源振荡器。三种方案如下图所示：方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。 门电路组成的多谐振荡器图集成电路555与RC组成的多谐振荡器电路：如果精度要求不高，则可以采用由集成电路定时器555与RC组成的多谐振荡器。如上图所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。石英晶体振荡电路:采用的32768晶体振荡电路，其频率为32768Hz，然后再经过15分频电路可得到标准的1Hz的脉冲输出R的阻值，对于TTL门电路通常在7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。综上所述，因为本电路对精度没有较高的要求，因此，我们选用由集成电路555与RC组成的多谐振荡器。2）校时器的方案有如下两种：方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图1所示为所设计的校时电路。图 1方案一校正电路图方案二：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。 图 2 方案二校正电路通过比较可知，方案一和方案二相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案一，既能实现防抖动功能，做出事物也更经济一些。四．总体方案： 本电路是以555定时器组成多谐振荡器作为频率发生器，多谐振荡器产生1000HZ的振荡波，经过分频器分频，分解成1HZ的脉冲波，随后经过秒计数器，秒计时器是60进制计数器，当计数器计数到60时产生进位脉冲，到分计数器。分计数器也是60进制计数器，当分计数器计数到60时，再次产生更高一级的进位脉冲，脉冲送到时计数器，实现了分向时的进位。当需要进行校时时，打开对应的开关，进行对应位置上的校时，此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下，秒的个位加法计数器开始记数，通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的CP与秒个位计数器的CP同步，秒个位计数器的Qcc使得秒十位的P和T端同时为1，从而秒十位开始计数，秒十位计数器工作1次，通过译码器和数码显示管，秒十位数字加1。当经过60个脉冲信号，秒部分完成一个周期，分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号，分钟部分完成一个周期，小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲，小时个位计数器工作一次，通过译码器和数码显示管，小时的个位数字加1。当小时个位部分完成一个周期，小时十位计数器的CP与小时个位计数器的CP同步， 小时个位计数器的Qcc使得小时十位的P和T端同时为1，从而小时十位开始计数，小时十位计数器工作1次，通过译码器和数码显示管，小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号，小时部分清零，从而完成了1次24小时计时。五．具体实现：(1) 数字时钟基本原理的逻辑框图如下图3所示： 由图3我们可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。(2)数字钟的原理图如附一图所示，其功能原理均与系统方框图的一致。六．各部分定性说明以及定量计算：振荡器秒发生电路---振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在此设计中，我采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下图4所示： 图4 振荡器电路图555定时器是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。 目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电压范围为5～16V，最大负载电流可达200mA；CMOS定时器电源电压范围为3～18V，最大负载电流在4mA以下。555的引脚图如下图5所示： 图5555的内部电路和功能如下图6所示：图6上面图6 是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5KΩ电阻的分压器而构成。它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。3脚：输出端Vo2脚： 低触发端6脚：TH高触发端4脚： 是直接清零端。当 端接低电平，则时基电路不工作，此时不论 、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只01μF电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为 的情况下，其功能如下表： 555定时器的功能表清零端 高触发端TH 低触发端 Qn+1 放电管T 功能0 0 导通 直接清零1 0 导通 置01 1 截止 置11 Qn 不变 保持 接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束，所需的时间为 ： 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到2/3VCC所需的时为：当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 ： 本设计中，由电路图可知R1、R2和C的值，然后再根据f的公式可以算出：其输出的频率为f=1KH分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。其电路图如下图7所示:图7 分频器电路图74LS90的引脚图及其功能图如下图所示： 74LS90引脚图74LS90 功能表 计数器本设计所采用的是十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制的计数器。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位），秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。74LS160功能表和真值表如下表1和表2所示： 表1 输入 输出(CR) ̅ (LD) ̅ CTT CTP CP D0 D1 D2 D3 Q0 Q1 Q2 Q30 × × × × × × × × 0 0 0 01 0 × × ↑ D0 D1 D2 D3 D0 D1 D2 D31 1 1 1 ↑ × × × × 计数1 1 0 × × × × × × 触发器保持，CO=01 1 × 0 × × × × × 保持表274LS160的真值表CLK Q Q Q Q 0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 0 0 0 074LS160的引脚介绍如下表3所示：表374LS160逻辑符号 各引脚顿的名称 D D D D 置数端 Q Q Q Q 输出端 EP ET 工作状态控制端 LD 预置数控制端 RD 异步置零（复位）端 CO 进位输出端 CLK 信号输入端计数部分：利用74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。显示部分： 将六片74LS160的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。秒信号经过计数器之后分别得到显示电路，以便实现用数字显示时、分、秒的要求，计时电路共分三部分：计秒、计分和计时。其中，计秒和计分都是60进制，而计时为24进制，可以采用十进制计数器74LS160实现24进制、60进制计数器。（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用2片74LS160和一片74LS00组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。 秒部分具体设计如图8所示： 图8 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器，当计数到59时清零并重新开始计数。如图所示个位1脚接高电平，7脚、9脚及10脚接1，当7脚和10脚同时为1时计数器处于计数工作状态。个位11脚和秒的十位的2脚相接，十位的9脚、10脚、7脚分别和个位的1脚相接。个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，从而实现10进制计数和进位功能，秒的十位在计数至0110时由与非门反馈清零实现6进制。分钟部分设计与秒完全相同。（2）二十四进制计数器：选用2片74LS160和一片74LS00组成24进制计数器，采用反馈归零的方法来实现24进制计数。当十位为0010且个位为0100时使两芯片异步清零。小时部分具体设计如图9所示： 图译码器、显示器译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO，当LT=0时，74LS48出去全1。本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。本实验采用实验箱中的74LS48译码器和共阴极显示器组成的显示系统。校时电路数字种启动后，每当数字钟显示与实际时间不符进，需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :1）在小时校正时不影响分和秒的正常计数 。2）在分校正时不影响秒和小时的正常计数 。如图10所示，当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。 校时电路图 图10校时开关的功能表如下： 校时开关的功能表S1 S2 功能1 1 计数0 1 校分1 0 校时整点报时电路 整点报时，只报时不报分。从59分50秒起，每隔2s发出一次信号，连续五次，最后一次结束时即达到正点。其原理图如下所示： 图11电路图如下图12所示：图12综合以上多个电路，将其连接起来，就组成了一个具有时、分、秒计时功能，能够手动校时、校分，并且整点报时的数字电子钟。七．实验仿真：在电子电路计算机仿真软件Multisim中进行调试和仿真数字电子钟，得到的仿真电路图如附二图所示。由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。再加上由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，从而得到正确的时间的。八．元器件清单（1）74LS160（ 6片） （2）74LS00（15片）（3）数码显示器（6片） （4）74LS90（3片）（5）74LS30（1片） （6）74LS04（1片）（7）74LS02（1片） （8）555计时器（1片）（9）可变电容（1个） （10）电容（2片）（11）蜂鸣器（1个） （12）电阻（2个）（13）数字电路实验箱 （14）+5V电源若干（15）导线，开关若干。九．设计心得体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。在整个的设计过程中我充满了渴望和用心。记得在精工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。 所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在网络上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现误差，不过在杨老师的答疑课上，这些问题还是基本解决了。最后，我要衷心的感谢杨老师给了我一次实践的机会和平时在学习上的莫大帮助，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。作为工科类的学生，以后工作了难免要碰到许许多多的问题，不要绝望，坚持，直到看到胜利的曙光。十．参考文献李中发主编 电子技术 北京：中国水利水电出版社 毛期俭主编 数字电路与逻辑设计实验及应用 北京: 人民邮电出版社 吕思忠，施齐云主编 数字电路实验与课程设计 哈尔滨:哈尔滨工程大学出版社 阎石主编．数字电子技术基础（第四版） 北京：高等教育出版社 黄智伟主编 电子电路计算机仿真设计与分析 北京：电子工业出版社 程勇主编 Multisim10电路仿真实例讲解 北京： 人名出版社 彭介华主编 电子技术课程设计指导 北京：高等教育出版社 卢结成、高世忻等编 电子电路实验及应用课题设计 合肥：中国科学技术大学出版社 梁宗善主编 电子技术基础课程设计 武汉：华中理工大学出版社 欧阳星明主编 数字系统逻辑设计 北京：电子工业出版社 李中发主编 电子技术基础课程设计 武汉：华中理工大学出版社

数字电子技术课程设计论文题目有哪些要求呢

《数字钟设计报告》指导老师： 姓名： 学号：电子设计 一、 引言 大屏幕数字钟套件采用6位数字（二十四小时制）显示，格式为“时时：分分：秒秒”，电路板尺寸为330MM*70MM，是以前大屏幕数字钟的改进版，解决了以前大屏幕数字钟显示数字“6”和“9”不美观的现象；解决了发光二极管引脚焊盘间距过大容易插坏LED的现象；解决了用户如果自己安装外壳时，电源和外接调时开关不方便安装的现象。纯硬件电路，每个笔画由三个LED组成，频差为-200PPM的石英晶体定时，走时精度高。 工作电压：交流5V—9V，直流6V—10V。 二、电源接线图 三、板外接线图 四、 总体设计 采用同步电路，总线结构，时钟信号分别加到各个模块，各个模块功能相对独立，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，本次设计采用此方案。秒计数和分计数为60进制，时计数为24进制，为了简化设计，秒和分计数采用同一单元。控制模块有两部分，一为实现调整切换，二为实现显示切换。现对本方案中的各个主要功能模块的接口定义如下： 60进制模块（电路图中模块名称为60count，下同。）实现同步60进制计数，可调整 电源 5v 时钟信号输入 接1Hz的信号源进位输入 接秒的进位信号，实现秒功能时，接低电平。进位输出 秒模块接分模块，分模块接时模块显示输出 接到显示总线，能闪烁调整使能端 入0有效，有效时，显示信号输出，同时屏蔽进位输入和进位输出，允许调整信号输入。显示使能端 入0有效调整信号输入 24进制模块（24count）实现同步24进制计数，可调整 电源，时钟信号 同上进位输入 接分的进位信号进位输出 秒模块接分模块，分模块接时模块显示输出 同上调整使能端，显示使能端，调整信号输入 同上 控制模块（fun，func）管理总线资源，对各个模块输出控制信号 电源 5v VCC调整切换信号 接各个需要调整的模块调整信号 接到各个需要调整的模块显示切换信号 接到各个需要共享显示总线的模块控制信号输出 接到各个模块，有且只能有1个为0至此，本阶段就结束了。在上面的接口定义中，也可以发现，各个模块的立性是很强的，这样的结构使得以后的扩展很容易。五、电路图六、装好的成品晚上拍的照片：七、 心得体会 经过长达两个星期的设计与思考，最终完成了数字钟的设计。其间遇到了许多问题，但最后都一一得到解决。现将心得体会总结如下： 设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。总体设计在整个设计过程中非常重要，应该花较多的时间在上面。 方案确定后，才开始设计。设计时多使用已学的方法，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步。在整体设计都正确后，再寻求简化的方法。 在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多。 尽可能是电路连线有序，模块之间关系清楚，既利于自己修改，也利于与别人交流。如果电路乱的连自己都看不懂，那还如何改进和扩展。 很多难点的突破都来自于与同学的交流，交流使自己获得更多信息，开拓了思路，因此要重视与别人的交流。 应该有较好的理论基础，整个实验都是在理论的指导下完成了，设计过程中使用了许多理论课上学的内容，如真值表、卡拉图等。本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。

电子密码锁一、设计任务与要求用电子器件设计制作一个密码锁，使之在输入正确的代码时开锁。在锁的控制电路中设一个可以修改的4位代码，当输入的代码和控制电路的代码一致是锁打开。用红灯亮、绿灯灭表示关锁，绿灯亮、红灯灭表示开锁如5s内未将锁打开，则电路自动复位进入自锁状态，并发报警信号。二、方案设计与论证1、用按键输入四位十进制数字，输入密码要存储。2、比较输入密码和原始密码。当输入正确密码时，给出开锁信号，开锁信号用一个绿色指示灯表示，绿灯亮表示密码输入正确；如果输入密码不正确，用红灯表示。3、锁的开关用红灯和绿灯表示，一次只能亮一盏。红灯亮、绿灯灭表示关锁，绿灯亮、红灯灭表示开锁。4、设置倒计时电路和自锁电路。如果密码在5s内未能输入正确则发出报警声，并且自锁电路。5、设置密码设置开关，开关闭合后，允许设置密码，设置好密码后，打开此开关。6、需要在输入密码开始时识别输入，并由此触发计时电路。